4. Résultats

Afin de tester la régulation, un système RC est utilisé avec en entrée un PWM et en sortie l’entrée des ADC afin d’avoir un retour en tension. Si le système est fonctionnel alors trois sinus déphasés de 120° doivent être observés à l’aide d’un oscilloscope entre la résistance et le condensateur.

Après configuration du DE0-Nano-Soc, l’ensemble du système est fonctionnel. La régulation fournit 6 sorties PWM et un temps mort fixe pour les PWM opposées. Les ADC fournissent à la régulation un retour des sorties sur 12 bits

L’interface graphique permet de modifier les coefficients de chaque PID, le type (continu ou sinusoïdal) et l’amplitude de la consigne, mais n’offre pas de retour des états du système. La consigne sinusoïdale a une fréquence de 4250 Hz. Plusieurs types de consigne et d’amplitude sont testés.

Finalement, la fréquence de régulation est de 290 kHz pour une résolution de 10 bits et l’ensemble du design occupe moins de 50 % des ressources du FPGA.

______________________________________________________________________________________________________________________________________________________
Page précédente : 3.3.3. Interfaçage du FPGA et l'IHM
Page suivante : 5. Pistes d'optimisation du système