3.3.1. Création du périphérique

Le périphérique contient l’ensemble des blocs créés dans la partie 3.2 et un bloc d’interface.

Le bloc interface prend en entrée et en sortie les différents canaux du bus Avalon. Dans notre cas, seul le HPS peut envoyer des données aux FPGA en suivant un protocole.

Dès que le HPS souhaite écrire une donnée via le signal write, le bloc Interface écrit dans le registre le signal writedata correspondant à l’adresse indiquée par le signal address. Chaque coefficient dispose d’une adresse débutant à 0 jusqu’à n, n correspondant au nombre de coefficients.

Le périphérique est créé et relié au HPS grâce à l’outil Qsys intégré à la suite de développement Quartus. De plus, cet outil permet de mettre en place les différentes connexions entre les éléments contenus dans le cyclone V tels que le HPS, la mémoire et le FPGA. Une fois l’ensemble des éléments configurés, chaque élément reçoit une adresse de début et de fin. Par la suite, cette adresse permet depuis le HPS l’envoi de donnée au périphérique.

______________________________________________________________________________________________________________________________________________________
Page précédente : 3.3. Mise en place de la partie HPS et de l'IHM
Page suivante : 3.3.2. Mise en place d’une IHM