3.2. Mise en place de la partie FPGA

Le FPGA est la partie centrale du projet puisque c’est dans cet élément que l’ensemble de la régulation doit avoir lieu à une fréquence cible de 500 kHz. Afin de réaliser la régulation plusieurs blocs sont nécessaires : un bloc SPI, PID, Consigne, PWM.

À chaque fin de PWM, correspondant à la période d’échantillonnage du système, le bloc PWM déclenche une nouvelle boucle de PID via le signal Start_PID. Le bloc PID contient une machine à état qui déclenche l’acquisition de la tension image du courant via le signal start_ADC du bloc SPI. Ce dernier permet de communiquer avec les ADCs. Le signal end_ADC permet de signaler au bloc PID que la donnée est disponible. Alors, la valeur de la commande est calculée puis transmise au bloc PWM via le signal Commande. Le bloc PWM applique la valeur de la commande sur les deux PWM complémentaires. Le bloc Consigne permet de fournir la consigne sinus.

______________________________________________________________________________________________________________________________________________________
Page précédente : 3.1. Structure du projet
Page suivante : 3.2.1. Génération d’une PWM