13 Le cahier des charges » History » Version 1

axel BARRIEUX, 03/31/2021 10:26 AM

1 1 axel BARRIEUX
h1. 1.3. Le cahier des charges
2 1 axel BARRIEUX
3 1 axel BARRIEUX
4 1 axel BARRIEUX
Les principales contraintes sont d’avoir un signal de type Pulse Width Modulation (PWM) avec une précision de 10 bits et avec une fréquence cible de 500 kHz et d’au minimum de 250 kHz. Le système doit disposer de six sorties PWM et de quatre entrées pour les capteurs, dont trois entrées pour des capteurs de courant, et une entrée pour un capteur de tension.
5 1 axel BARRIEUX
6 1 axel BARRIEUX
Les coefficients de la régulation doivent être modifiables via une IHM sur ordinateur relié par connexion Ethernet. Ces derniers devront avoir une précision cible de 32 bits et d’au minimum de 12 bits. 
7 1 axel BARRIEUX
8 1 axel BARRIEUX
L’IHM permet de couper les sorties PWMs, de modifier la consigne de la boucle de régulation (consigne constante ou consigne sinusoïdale). L’occupation du FPGA doit être de moins de 50 %. 
9 1 axel BARRIEUX
10 1 axel BARRIEUX
L’ensemble du projet est développé sur la carte de prototypage de Terasic la DE0-Nano-SoC avec le Cyclone V d’Altera.
11 1 axel BARRIEUX
12 1 axel BARRIEUX
!https://forge.clermont-universite.fr/attachments/download/12327/cdc.png!
13 1 axel BARRIEUX
14 1 axel BARRIEUX
15 1 axel BARRIEUX
______________________________________________________________________________________________________________________________________________________________
16 1 axel BARRIEUX
Page précédente : [[1.2.	La problématique]]
17 1 axel BARRIEUX
Page suivante : [[1.4.	Les livrables]]
18 1 axel BARRIEUX
19 1 axel BARRIEUX
"cdc.png":https://forge.clermont-universite.fr/attachments/download/12327/cdc.png